En esta práctica vamos a
tratar de exponer las características más importantes de la familia de
procesadores más vendida en los últimos años, los procesadores Intel Pentium.
Comenzaremos con el Pentium enunciando sus propiedades y partes internas más
características para a continuación pasar a los más recientes Pentium II
y Pentium III de los cuales proporcionaremos información de la
tecnología añadida a su predecesor Pentium y sus aplicaciones en la
actualidad.
El primer miembro de la
arquitectura Intel, el 8086, apareció en 1977. En 1980 el 8088 una variante del
primero. Este último fue elegido por IBM para ser implantado en sus
ordenadores. Durante los años ochenta, fueron apareciendo el 286, 386 y el 486.
Cada vez se iba añadiendo más potencia y nuevas funcionalidades: 32 bits,
direccionamiento virtual, unidad de coma flotante, memoria caché interna, etc.
Todos ellos estaban diseñados
para ser compatibles y así poder seguir utilizando el mismo software. A esto se
le denomina compatibilidad binaria. Incluso en los ultimos Pentium se puede
ejecutar cualquier programa escrito años atrás que se utilizaba con un PC con
procesador 8088.
El primer Pentium salió el 17 de
Mayo de 1993, se sigue la evolución de los Intel, ofrece mucha más potencia de
cálculo y sigue siendo 100% compatible a nivel software. Los desarrollos en las
técnicas de diseño de semicomputadores y en la fabricación de los mismos han
hecho posible utilizar procesos tecnológicos con geometrías inferiores a la
micra que integran muchos transistores en un mismo chip. De los 29.000
transistores que componían el 8086 se ha pasado a 3`1 millones que tiene el
Pentium, usando una tecnología BiCMOS de 0`8 micras. El primer procesador
Pentium estaba disponible a partir de frecuencias de bus de 60 y 66 MHz, para
las cuales proporciona una potencia de cálculo de 100 y 112 MIPS (Millones de
instrucciones por segundo), existiendo modelos a mayor velocidad como los más
rápidos que llegaban a frecuencias de 200 MHz, 266 MHz , hoy en día los
Pentium III llegan a frecuencias de 500 MHz.
Existen dos segmentos de mercado
para los cuales un ordenador basado en el procesador de la familia Pentium puede
ser una solución muy aconsejable. Uno de ellos es el de los ordenadores
personales con altas prestaciones, y el otro para el uso como servidores de
redes de área local y sistemas multiprocesador. Como ordenador de sobremesa,
los procesadores de la familia Pentium tiene la enorme ventaja de que sobre él
funcionan todos los principales sistemas operativos, como pueden ser UNIX,
Windows 95, Windows NT, OS/2, Solaris... Todas las aplicaciones
actuales funcionan mucho más rápido bajo un Pentium gracias a sus grandes
prestaciones y especialmente se desarrollan estos procesadores para aumentar al
máximo las posibilidades de las aplicaciones 3D, de tratamiento de imágenes,
de vídeo, sonido y de reconocimiento de la voz. Con toda la potencia necesaria
para el software con capacidad para Internet de la próxima generación.
Pentium
Arquitectura interna
El procesador Pentium es un
miembro de la familia Intel de procesadores de propósito general de 32 bits. Al
igual que los miembros de esta familia, el 386 y el 486, su rango de direcciones
es de 4 Goctetos de memoria física y 64 Toctetos de memoria virtual.
Proporciona unas prestaciones más elevadas gracias a una arquitectura mucho
más optimizada. Su bus de datos es de 64 bits. Las distintas unidades
funcionales con las que cuenta el procesador Pentium son entre otras cosas dos
caches denominadas data cache y code cache, el prefetcher, unidad de
paginación, etc.
Unidades de enteros superescalar
El Pentium se basa en un
diseño superescalar. Esto significa que en su interior hay más de una unidad
de ejecución dedicadas a realizar las mismas funciones. En el caso del Pentium
tenemos dos unidades de enteros de 32 bits que operan en paralelo. Ambas constan
de una segmentación de instrucciones de cinco etapas: Prefetch de
instrucciones, Decodificación, Cálculo de la dirección efectiva, ejecución y
escritura de los resultados. Cada una de ellas es capaz de funcionar
independientemente de la otra. El resultado es como existieran dos procesadores
del tipo 486 trabajando al mismo tiempo, por lo que el Pentium podría
proporcionar dos resultados enteros por ciclo de reloj.
Cada unidad de proceso interno
tiene su propia unidad aritmético-lógica, su circuito de generación de
direcciones exclusivo y un interfaz especifico con la memoria caché de datos.
Los resultados de las operaciones se almacenan en la caché interna y no se
transfieren a la memoria principal a no ser que sea necesario.
Sin embargo ambas unidades son
exactamente iguales. Una de ellas es más completa que la otra ya que puede
ejecutar todo tipo de instrucciones. La otra sólo realiza operaciones simples y
del núcleo RISC. No puede ejecutar instrucciones de compatibilidad, aquellas
que precisan de la ejecución de un microprograma interno. Este microcódigo
también ha sido mejorado respecto al que incorporan el 486. El bloqueo en la
ejecución paralela de instrucciones se realiza de forma totalmente transparente
al software y al usuario.
Este bloqueo se produce también
cuando existen dependencias entre los operandos de las instrucciones. Por
ejemplo, si una instrucción realiza una operación que deja el resultado en el
registro EDX, la siguiente si utiliza el registro EDX como uno de los operandos
origen para cualquier otra operación.
De cualquier forma, el Pentium
intenta paralelizar al máximo la ejecución de las instrucciones, siempre que
se cumplan todos los requisitos para garantizar la integridad de los datos.
Valores medidos indican que el procesador Pentium es capaz de ejecutar una media
de 1´3 instrucciones por cada ciclo de reloj, rompiendo, por tanto, la mítica
barrera de conseguir la ejecución de una instrucción en cada ciclo de reloj.
Funcionamiento del pipeline
El prefetcher manda una
dirección a la code cache (caché de instrucciones), la cual comprueba si esta
existe. Si está presente, una línea de información (32 bytes) es mandada a
uno de los buffers de prefetch. Este buffer de prefetch transfiere las
instrucciones a la unidad decodificadora donde son decodificadas. Inicialmente
las instrucciones están decodificadas para determinar si pueden ser pares. Si
lo son, una instrucción irá al "U" pipeline, y la otra ira al
"V" pipeline. Las instrucciones serán pares si no existen
dependencias entre ellas. ( Se dice que existe dependencias entre instrucciones
cuando una instrucción deba de completar su ejecución antes de que la otra
comience.) Existe en esta arquitectura un predictor de branch que va mirando si
una instrucción de este tipo se pudiera producir.
Cuando se predice un branch, la
dirección de esta instrucción es demandada por la code cache. Si se encuentra
allí, una línea de código se manda al otro prefetch buffer de tal manera que
se impida ningún retraso cuando la instrucción branch se produzca. Si no se da ninguna instrucción de este tipo ambos pipelines de
instrucciones son tratados conjuntamente, realizando los prefetchings
línealmente.
Con esta arquitectura se pueden
entrar y salir dos instrucciones en cada etapa del pipeline. A esto en inglés
se denomina Pairing instrucción, lo cual permite ejecutar dos instrucciones al
mismo tiempo en cada unidad de ejecución. El pipeline que se utiliza en el
Pentium es de cinco etapas, como lo hacían los procesadores más antiguos de
intel, como el 486. Durante el primer ciclo de reloj un par de instrucciones
realizan el prefetch .en el segundo ciclo de reloj, las dos instrucciones se
tratan en paralelo en cada uno de los "U" o "V" pipelines,
mientras otro par de instrucciones hacen el prefetch. Después de realizar el
fetch de las instrucciones pasan a la etapa de decodificación, tercer ciclo de
reloj. En el último ciclo de reloj las dos instrucciones son ejecutadas. Esto
quiere decir que el máximo número de instrucciones que puede ejecutar el
procesador Pentium son dos.
Como he indicado anteriormente
existen dos unidades de ejecución dedicados respectivamente a cada uno de los
pipelines. Cada unidad de ejecución maneja un conjunto de registros, cuando se
finaliza el resultado de un computo, la información es escrita en estos
registros. Mientras las unidades de ejecución no terminen de escribir los datos
ninguna otra instrucción se podrá ejecutar.
Unidades de memoria caché
La memoria caché está dividida
en dos subsistemas de memoria en dos subsistemas de memoria caché totalmente
independientes. Ambos son del mismo tamaño, ocho Koctetos. Uno se dedica a
almacenar las instrucciones y el otro, los datos. Así pues, tenemos dos
memorias caché, una para código y otra para datos. Este esquema acelera las
prestaciones y la capacidad de transferencia del procesador. Por ejemplo,
durante la prebusqueda, las instrucciones se obtienen de la memoria caché de
instrucciones. Si hubiera una única memoria caché, no podría realizarse un
acceso a un dato al mismo tiempo. Con memorias caché independientes para
instrucciones y datos, ambas operaciones, de búsqueda y acceso a datos, pueden
realizarse simultáneamente.
Ambas están organizadas como
memorias asociativas de dos vías, mucho más eficiente que si fueran de
correspondencia directa. El tamaño de la línea es de 32 octetos, el doble que
en el 486, ya que el bus externo del Pentium es de 64 bits, el doble que en el
486. De esta forma, en un acceso de tipo ráfaga se puede llenar una línea
completa de la caché, igual que ocurría con el 486. Los dos buses
independientes que abastecen a la cachés internas, desde la unidad de bus
externo, son de 64 bits cada uno.
Cada caché tiene su propio
interfaz con cada una de las unidades de enteros, por lo que se puede proveer de
datos o instrucciones al mismo tiempo a las dos unidades de ejecución para la
realización de dos operaciones independientes en un mismo ciclo de reloj. El
bus que parte de la caché de datos es de 64 bits. El que conecta la caché de
instrucciones con los registros de prebusqueda de instrucciones es de 256bits.
Cuando se precisa almacenar instrucciones o datos en la caché correspondiente y
ésta está totalmente ocupada con valores válidos, se usa el algoritmo
ppseudo-LRU para sustituir la línea que tenga menos probabilidad de ser
nuevamente referenciada.
Las cachés son del tipo
escritura obligada ("Write back") por lo que los resultados de las
operaciones o actualizaciones no se transfieren a la memoria principal, sino que
se quedan dentro del procesador Pentium hasta que sea preciso actualizar
aquella. Esta técnica es mucho más eficiente que la utilizada en el 486, tipo
de escritura inmediata, donde los datos se almacenan en la caché y en la
memoria principal al mismo tiempo.
En el tipo de escritura obligada,
las operaciones se terminan antes, al no existir la fase de escritura en memoria
principal. Existen dos situaciones en las que se producen este tipo de
escrituras. Uno de los casos es cuando hay que eliminar de la caché para
introducir otros nuevos, cuando ésta se halla totalmente llena. Entonces, los
datos a reemplazar tienen que ser escritos en la memoria principal antes de
nada.
La otra situación se da cuando
otro procesador, DMA o maestro de bus intenta acceder a una posición de memoria
cuyo dato está almacenado en la caché interna del Pentium. Como el dato puede
no puede estar actualizado, este acceso se detiene hasta que el procesador
escribe el dato en la memoria principal Una vez que ésta se ha actualizado, se
permite que continué el acceso del otro maestro de bus al dato ya actualizado.
En sistemas multiprocesador hay que asegurar la consistencia de los datos entre
la memoria principal y las memorias cache de todos
los procesadores que integren el sistema multiprocesador. Para ello, la caché
de datos utiliza el protocolo MESI.
De cualquier modo, el Pentium
puede configurarse dinámicamente para trabajar con esquemas de caché del tipo
escritura inmediata, si es necesario. El uso de una memoria caché de segundo
nivel aumentará significativamente las prestaciones. Para equipos de sobremesa
128 ó 256 Koctetos es un valor óptimo. En el caso de servidores de redes de
área local, 256 o 512 Koctetos es el valor más recomendable.
Unidad de interconexión con el bus
El procesador Pentium tiene el
mismo rango de direccionamiento que los 386 y 486, esto es debido que también
utiliza bus de direcciones de 64 bits. El subsistema de memoria debe estar
ordenado en ocho grupos de ocho bits cada uno, es decir 64bits, para adecuarse
al bus del procesador.
Si el bus de memoria es de 128
bits, los resultados serán mejores se la memoria está organizada en dos bancos
de 64 bits cada uno, de forma que un acceso se haga en un banco y el siguiente
al otro banco, para permitir la recuperación de los chips de memoria y obtener
un mejor tiempo de acceso.
Existe una diferencia en el
tamaño de la página de memoria con la que puede trabajar el Pentium. Además
del clásico tamaño de página de 4 Koctetos, el Pentium tiene una posibilidad
de trabajar con tamaños de página de 4Moctetos. Este tamaño tan grande es
ideal en entornos gráficos, adaptadores de vídeo del tipo "Frame
Buffer" y sistemas operativos multitarea. Evita una elevada frecuencia de
cambio de las páginas y, además, hace que disminuya en gran medida la
probabilidad de ausencia en memoria de la página pedida.
Con el uso cada vez mayor de
grandes objetos, que ocupan gran cantidad de memoria esta nueva característica
eleva el rendimiento en gran medida. Lo más importante es que estas ventajas
resultan transparentes al software de aplicación.
Al ser la caché interna del tipo
escritura obligada, la ocupación del bus externo por el procesador es mucho
menor. Los valores que se obtienen dependen del tipo de aplicación y el diseño
del subsistema de memoria. Como ejemplo de referencia, para un sistema ideal,
sin estados de espera, la ocupación del bus,
es aproximadamente, del 15% cuando se utiliza AUTOCAD sobre dos, un 17% para una
aplicación Unix y un 28% para la hoja de calculo Excel sobre Windows.
En cuanto al tipo de ciclos del
bus, los valores medios corresponden a un 36% de prebusqueda de instrucciones,
un 21% de lecturas de datos, un 36% de escrituras de datos y el 7% restante son
escrituras obligadas de datos. El tipo de ciclo de bus de ráfaga permite cargar
256 bits en la caché de datos de una vez. El bus externo de 64 bits es capaz de
transferir datos entre la memoria y el procesador a velocidad que pueden llegar
a 528 Moctetos por segundo. Esto significa que, por ejemplo, el contenido
completo de un disco fijo de 100Moctetos pasaría por este bus en menos de un
quinto de segundo. Esta velocidad de transferencia es superior en más de tres
veces al ancho de banda del bus de un 486 a 50MHz (160 Moctetos).
El bus del procesador Pentium
funciona en un modo llamado Pipeline. En este modo, se puede comenzar un segundo
ciclo de bus antes de que haya terminado el primero. Con ello, se da más tiempo
al subsistema de memoria para decodificar la dirección del siguiente acceso,
con lo que los chips de memoria pueden ser más lentos y, por tanto, más
baratos.
El uso de un bus local de altas
prestaciones, como puede ser el PCI, permite obtener el máximo rendimiento en
aplicaciones intensivas en gráficos, entrada/salida en disco, accesos a red
local, etc. En la siguiente figura se puede ver el diagrama de bloques de un
ordenador Pentium haciendo uso de un bus PCI.
Monitor de prestaciones
Desarrollar aplicaciones es cada
vez más complejo y precisa de una cuidadosa realización para evitar que la
mayor parte del tiempo se pierda en ciertas rutinas o selecciones del código
que no son excesivamente importantes. Para facilitar el trabajo de los
desarrolladores de software, el procesador Pentium incorpora un monitor de
prestaciones y una unidad de depuración software.
El procesador posee una serie de
contadores internos y unidades de rastreo y traza que permiten conocer su
estado, el tiempo que se emplea en la realización de operaciones y
las instrucciones que se ejecutan. Desde el exterior al procesador se puede
interactuar con el procesador con esta unidad vía unos puertos serie accesibles
por unas patillas especificas.
Se puede medir el número de
ciclos que el procesador emplea en operaciones internas que afectan a la lectura
y escritura de datos, a la presencia o ausencia de datos o código en las
memorias caché internas, las interrupciones o la utilización del bus. También
es posible conocer cuánto tiempo el procesador tiene que esperar hasta que se
consigue el control del bus externo. Así, es más fácil optimizar el diseño
del bus de memoria y del propio subsistema de memoria para conseguir un sistema
más rápido.
La unidad de traza detecta cuando
se produce cierta condición de bifurcación o los saltos a subrutinas o si la
ejecución se produce en determinada sección de código o que instrucción ha
provocado una interrupción, etc. Por tanto, es posible detectar los cuellos de
botella donde el sistema se ralentiza o la aplicación pierde una gran parte de
tiempo inútilmente, y optimizarlos para conseguir las mejores prestaciones y el
mejor tiempo de respuesta.
Los desarrolladores de
herramientas de software, como compiladores, pueden optimizar el código
generado para sacar partido de la arquitectura superescalar y aumentar el
paralelismo en la ejecución de las instrucciones.
Unidad de redundancia funcional
Se emplean una serie de técnicas
para asegurar la integridad de los datos. La detección de errores se realiza
tanto externamente como internamente. Cada octeto del bus de datos lleva
asociado un bit de paridad, lo que hace un total de ocho bits de paridad para
todo el bus de datos. Los bits de paridad son comprobados por el procesador en
cada lectura. A su vez, el Pentium genera un bit de paridad por cada octeto de
los 64 bits que componen cada escritura hacia el exterior. También el bus de
direcciones añade un bit de paridad por cada octeto. Así, hay cuatro bits de
paridad para las direcciones que se generan y comprueban en cada acceso de
escritura o lectura, respectivamente.
Mediante este método, el
procesador Pentium es capaz de detectar si se ha producido un error en el bus de
direcciones o en el de datos. Por tanto, el Pentium, no sólo detecta
que el dato leído o escrito es correcto, sino que también es capaz de saber si
la dirección de memoria es correcta.
Internamente, también se hacen
controles de paridad en la cache interna, en los registros internos y en la
memoria ROM que almacena el microcódigo. Hay otro tipo de recursos que asegura
la fiabilidad del procesador. Siempre, después de una reinicialización, se
realiza un autodiagnóstico interno que comprueba que, al menos, un 70 % de los
dispositivos internos funcionan adecuadamente.
El Pentium implementa un sistema
de redundancia funcional de una forma muy simple. Basta con poner dos
procesadores Pentium en el mismo bus, uno trabajando en el modo Maestro y el
otro como comprobador. Los dos procesadores ejecutan las mismas instrucciones al
mismo tiempo. El que actúa como comprobador chequea cada resultado obtenido por
el maestro con el suyo propio. Si existe discrepancia, se produce una
interrupción de máxima prioridad que detiene el sistema y avisa que los dos
procesadores no están de acuerdo en los resultados de la ejecución del
programa.
Unidad de predicción de bifurcaciones
El Pentium aumenta prestaciones
mediante el empleo de una pequeña caché especifica de 256 posiciones llamada
BTB ("Branch Target Buffer"). Esta es la encargada de hacer una
predicción dinámica de hacia donde van a bifurcar las instrucciones de salto
condicional, consultando en la BTB las últimas 256 instrucciones de ese tipo
por las que el flujo de ejecución del código haya pasado.
Cuando una instrucción conduce a
un salto, la BTB recuerda dicha instrucción y la dirección del salto efectuado
y predice en qué dirección se va a producir el salto la próxima vez que se
ejecute. Si la predicción es correcta, la bifurcación se realiza en cero
ciclos de reloj, puesto que ésta ya se realizó, y se siguieron buscando
instrucciones en dicha dirección. Si falta la predicción hay una penalización
de tiempo pues hay que anular todas las operaciones efectuadas con las
instrucciones que seguían al salto, Intel calcula una tasa de acierto en la
predicción del 90%.
Unidad de coma flotante
Esta unidad se ha rediseñado
totalmente respecto a la que se usa el 486. Sin embargo, mantiene compatibilidad
100% binaria con ella. Incorpora un cauce segmentado de instrucciones de ocho
etapas, que permite obtener resultados partiendo de instrucciones de coma
flotante en cada ciclo de reloj. Las cuatro primeras etapas son las mismas que
se poseen las unidades de enteros. La quinta y la sexta, corresponden a la
ejecución de las instrucciones de coma flotante. La séptima etapa se encarga
de escribir el resultado en los registros adecuados y la octava realiza el
informe de posibles errores que se hayan producido.
Esta unidad hace uso de nuevos
algoritmos que aceleran la ejecución de las operaciones e incluye elementos de
hardware dedicados, como son : un multiplicador, un sumador y un divisor.
Instrucciones de suma, multiplicación y carga de datos se ejecutan tres veces
más rápido que en un 486.
En cuanto al banco de registros
de trabajo, el Pentium, como sus predecesores, dispone de 16, ocho de los cuales
actúan como registros de propósito general (EAX, EBX, ECX, EDX, ESP, ESI, EBP,
EDI). Al igual que en el 386, 486, dispone de 6 registros de segmento (CS, DS,
EX, FS, GS, SS), un registro puntero de instrucciones (EIP), y un registro de
señalizadores (EFLAGS), con señalizadores de control (TF, IF, ID, IOPL, NT,
RF, VM, AC, VIF y VIP), y señalizadores de estado (CF, PF, AF, ZF, SF, OF).
Diagrama de conexionado
El Pentium se presenta en una
cápsula del tipo PGA , con 273 patas, distribuidas matricialmente en 21 filas y
21 columnas.
La distribución funcional de las
patitas es la siguiente y su análisis permite comprender la extraordinaria
potencia de control y los enormes recursos del procesador.
Alimentación
Hay 50 patitas, designadas como
Vcc, que sirven para recibir la alimentación de +5V, y otras 49 (Vss), para
conectarse a tierra.
El consumo normal del procesador
es de 13 W y alcanza un máximo de 16 W. Esta elevada potencia, ocasiona que la
temperatura que adquiere la cápsula ronde a los 70 grados centígrados, por eso
es conveniente tener un ventilador en el procesador de tal manera que se disipe
un poco de este calor.
Señal de reloj
CLK (E) :
Por esta pata se proporciona la frecuencia estable que regula el ciclo de
trabajo del procesador.
Señal de Inicialización
RESET (E) :
Su activación fuerza al procesador a comenzar la ejecución en su estado
conocido e invalidar las cachés internas.
INIT(E) :
Similar a RESET, pero sin invalidar las cachés.
Señales de direcciones
A3-A31 (E/S) :
Líneas bidireccionales, como 486, de dirección.
BE7# -BE0#(S) :
Determinan los bytes a acceder.
A20M#(E) :
Se pone a 0 cuando se trabaja en Modo Real y en el primer Megabyte de memoria.
AP(S) :
Paridad para la dirección, que genera la CPU .
APCHK # (S) :
Se activa cuando el procesador ha detectado un error de paridad en el bus de
direcciones.
Señales de datos
D0-D63 (E/S) :
Patitas del bus de datos.
DP7-DP0 (E/S) :
Bits de paridad de los bytes del bus de datos.
PCHK #(S) :
Se activa al detectarse error de paridad en los datos.
PEN # (E) :
Indica si se ha generado una excepción en la detección de un error de paridad
en un ciclo de lectura.
Señales de error
IERR # (S) :
Se activa al detectarse error de paridad interna, o bien, de redundancia
general.
BUSCHK # (E) :
Permite detectar cuando no se ha completado correctamente un ciclo de bus. Al
activarse la CPU mira la dirección y las señales de control.
Señales para definir el ciclo de
bus
M/IP # (S) : Distingue
entre los ciclos de memoria y de E/S.
D/C #(S) :
Distingue entre datos, código y ciclos especiales.
W/R #(S) :
Ciclos de escritura y lectura.
CACHE # (S) :
Si el ciclo es de lectura, indica que hay capacidad en la caché mientras que si
es de escritura, si hay que realizar una "escritura obligada".
SYSC (S) :
Se activa en las transferencias con LOCK, para indicar que hay más de 2 ciclos
LOCK juntos.
Señales de control del bus
ASD # (S) :
Indica ciclo de bus rápido.
BRDY # (E) :
Indica que el sistema externo ha ofrecido un dato válido en respuesta a una
lectura, o bien, que ha aceptado un dato se es de escritura.
NA #(E) :
El sistema de memoria externo está preparado para aceptar un nuevo ciclo de
bus, aunque no se haya completado la transferencia del ciclo actual.
Señales de control de la caché
KEN # (E) : Determina
si el ciclo actual es cacheable o no.
WB/WT #(E) :
Permite definir una línea de cache de datos como de escritura obligada o
diferida.
AHOLD (E/S) :
Inhabilita el uso del bus de direcciones en el siguiente ciclo de reloj.
EADS # (S) :
Indica presencia de una dirección válida.
HIT # (S) :
Se activa para reflejar la validez de una línea en el ciclo requerido.
HITM # (S) :
Aceptación de una modificación de una línea, inhibe el acceso a datos de otro
bus maestro hasta que la línea sea escrita por completo.
INV (E) :
Determina el estado final de la caché (S ó I) si se acepta el ciclo.
FLUSH # (E) :
Cuando se activa, fuerza al procesador a la escritura obligada de todas las
líneas en la cache de datos, e invalida las cachés internas.
Señales de caché de páginas
PCD (S) :
Reproduce el nivel lógico del bit PCD del registro CR3, que indica página de
caché externa.
PWT (S) :
Refleja el nivel lógico del bit PWT (escritura obligada).
Señales de Orden de Escritura
EWBE #(E) :
indica si está pendiente un ciclo de escritura para que rechace el procesador
todas las escrituras siguientes a todas las líneas en la cache de datos.
Señales de arbitraje del bus
BOFF # (E) :
Al activarse se abortan todos los ciclos de bus que no se han completado.
BREQ (S) :
Indica al sistema que el procesador ha generado una petición de bus.
HOLD (E) :
Petición de bus.
HLDA (S) :
Indica la cesión del bus por parte del Pentium.
Señales de interrupción
INTR (E) :
Petición de interrupción mascarable, que depende del señalizador IF del
registro EFLAGX.
NMI (E) :
Petición de interrupción no mascarable.
Señales de error en coma flotante
FERR # (S) :
Su activación indica la producción de un error no enmascarable en la unidad de
coma flotante.
IGNNE # (E) :
Si el bit EN = 0 del CR0, el procesador ignora las excepciones mascarables de
carácter numérico.
Señales de SMM (Modo de Gestión del Sistema)
SMI # (E) :
Su activación provoca la entrada del procesador en el estado o modo de gestión
del sistema, que caracteriza a los procesadores de Intel a partir del 386 SL.
SMIACT # (S) :
Su activación indica que el procesador en modo SMM.
Señales de chequeo de redundancia funcional
FRCMC # (E) :
Determina si el procesador está configurado en modo maestro o modo controlador.
Señales de punto de ruptura (PB) y monitor de ejecución
(PM)
PM/PB [1 :0] BP [3 :2]
(S) : Las líneas BP[1 :0] de
punto de ruptura están multiplexadas con las PM [0 :1]. PB1 y PB0, en el
registro de control de depuración, determinan si las líneas están
configuradas como PM o BP. Dichas líneas quedan configuradas como PM después
de un RESET.
BP0-3 se corresponden con los
registros de depuración DR0-DR3. Indican un punto de ruptura cuando los
registros de depuración están programados para testear puntos de ruptura.
Señales de segmento de ejecución
BT3-BT0 (S) :
BT0-BT2 proporcionan las salidas de las bifurcaciones y BT3 da el tamaño del
operando.
IV (S) :
Se activa durante un ciclo de reloj para indicar que la instrucción del cauce V
ha terminado su ejecución.
IU (S) :
Igual que la anterior, pero en el cauce U.
IBT (S) :
Indica la opción escogida en la instrucción de salto.
Señales del modo de prueba
R/S # (E) :
Cuando esta línea pasa de nivel alto a bajo, interrumpe al procesador en la
siguiente instrucción, dejándole en estado inactivo.
PRDY (S) :
Indica que el procesador BUS UNIT .
La unida de bus sirve de interfaz
físico entre el procesador Pentium y el resto del sistema, esta constituido
por:
Write Buffers. El Pentium emplea
dos write buffers, uno para cada uno de las pipelines internos. Estos buffers
guardan 64 bits. Si la unidad de bus está ocupada haciendo porque se está
realizando un ciclo de bus, la escritura desde las unidades de ejecución se
realiza guardando su valor en estos buffers, lo que permite a las unidades de
ejecución seguir trabajando.
Address Drivers and Receivers.
Durante los ciclos de reloj los address drivers ponen una dirección en el bus
de direcciones local del procesador.
Bus master Control. Permiten al
procesador demandar los buses.
Bus control Logic. Permite
controlar cuando un ciclo de bus se va a realizar.
Level Two (L2) Cache control. El
Pentium permite controlar a L2, la cache secundaria, de tal manera que se puede
coger información de ella cuando se necesite, además cuando se utilice la
política de write-back controla cuando se debe de transferir una instrucción
de escritura a través de la memoria principal.
Internal Cache Control.
Control y generación de paridad.
Pentium II
El procesador Intel Pentium II,
surgió, al igual que su antecesor Pentium, para los sistemas de sobremesa
comerciales de uso general, portátiles, PC domésticos de rendimiento y
servidores de nivel básico.
En este procesador se combinan
los avances de la arquitectura Intel P6 con las extensiones del conjunto de
instrucciones de la tecnología MMX™ para ofrecer un rendimiento excelente en
las aplicaciones de PC actuales y del futuro.
Además, el procesador Pentium II
proporciona un notable rendimiento para el software avanzado de comunicados y
multimedia, incluidas potentes funciones de tratamiento de imágenes y gráficos
realistas, videoconferencias y la posibilidad de ejecutar vídeo de pleno
movimiento y a toda pantalla.
La combinación de estas
tecnologías hacen del procesador Pentium II la opción ideal para la ejecución
de cargas de trabajo de modernas aplicaciones con funciones multimedia y un uso
intensivo de datos en sistemas operativos avanzados.
Los microprocesadores actuales se
utilizan para ejecutar una amplia gama de aplicaciones de software. En concreto,
la utilización de aplicaciones multimedia, 3D e Internet ha experimentado un
tremendo auge en los últimos años y se prevé que esta tendencia continúe en
el futuro.
Basado en la avanzada tecnología
de proceso CMOS de 0,25 micras de Intel, el núcleo del procesador
tiene 7,5 millones de transistores aproximadamente. Disponible en PC de
sobremesa, estaciones de trabajo, servidores
y sistemas portátiles, a velocidades de reloj de 300 MHz a 450
MHz, el procesador Pentium II también incorpora funciones avanzadas como, por
ejemplo, arquitectura de bus doble
independiente, una caché de nivel 2 dedicada, ejecución dinámica, código de
corrección de errores y escalabilidad a sistemas de doble procesador.
Los procesadores Pentium II para
sistemas de sobremesa, estaciones de trabajo y servidores están disponibles en
el formato de encapsulado de contacto único de Intel (S.E.C.) para
disponibilidad de volúmenes grandes, mayor protección durante el manejo y
compatibilidad con las plataformas más utilizadas. El procesador Pentium II
está respaldado por los más de 25 años de experiencia de Intel en la
fabricación de microprocesadores fiables y de alta calidad.
Características del procesador Intel Pentium II
El procesador Pentium II es
totalmente compatible con toda una biblioteca de software para PC basado en
sistemas operativos tales como MS-DOS*, Windows* 3.1, Windows para Trabajo en
Grupo* 3.11, Windows* 98, Windows* 95, OS/2*, UnixWare*, SCO UNIX*, Windows* NT,
OPENSTEP*, y Sun Solaris*. Entre las características de arquitectura del
procesador Pentium II se incluyen:
Tecnología de ejecución
dinámica
La Ejecución Dinámica es una
innovadora combinación de tres técnicas de procesamiento diseñada para ayudar
al procesador a manipular los datos más eficientemente. Éstas son la predicción
de salto múltiple, el análisis del flujo de datos y la ejecución
especulativa.
La ejecución dinámica hace que
el procesador sea más eficiente manipulando datos en lugar de sólo procesar
una lista de instrucciones. La forma en que los programas de software están
escritos puede afectar al rendimiento del procesador. Por ejemplo, el
rendimiento del software será afectado negativamente si con frecuencia se
requiere suspender lo que se está haciendo y "saltar" a otra parte en
el programa. También pueden producirse retardos cuando el procesador no puede
procesar una nueva instrucción hasta completar la instrucción original. La
ejecución dinámica permite al procesador alterar y predecir el orden de las
instrucciones. La Ejecución Dinámica consta de:
Predicción de salto Múltiple:
Predice el flujo del programa a
través de varias ramificaciones: mediante un algoritmo de predicción de salto
múltiple, el procesador puede anticipar los saltos en el flujo de las
instrucciones. Éste predice dónde pueden encontrarse las siguientes
instrucciones en la memoria con una increíble precisión del 90% o mayor. Esto
es posible porque mientras el procesador está buscando y trayendo
instrucciones, también busca las instrucciones que están más adelante en el
programa. Esta técnica acelera el flujo de trabajo enviado al procesador.
Análisis del Flujo de Datos:
Analiza y ordena las
instrucciones a ejecutar en una sucesión óptima, independiente del orden
original del programa: mediante el análisis del flujo de datos, el procesador
observa las instrucciones de software decodificadas y decide si están listas
para ser procesadas o si dependen de otras instrucciones. Entonces el procesador
determina la sucesión óptima para el procesamiento y ejecuta las instrucciones
en la forma más eficiente.
Ejecución Especulativa:
Aumenta la velocidad de
ejecución observando las instrucciones posteriores al contador de programa y
ejecutando las instrucciones que posiblemente van a necesitarse. Cuando el
procesador ejecuta las instrucciones (hasta cinco a la vez), lo hace mediante la
"ejecución especulativa". Esto aprovecha la capacidad de
procesamiento superescalar del procesador Pentium II tanto como es posible para
aumentar el rendimiento del software. Como las instrucciones del software que se
procesan están basadas en predicción de salto, los resultados se guardan como
"resultados especulativos". Una vez que su estado final puede
determinarse, las instrucciones se colocan en su orden original y formalmente se
les asigna un estado de máquina.
En la ejecución dinámica se
incorporan los conceptos de ejecución especulativa y no por orden. La
implementación que el procesador Pentium II hace de estos conceptos elimina las
limitaciones de la secuencia lineal de la ejecución de instrucciones con las
fases tradicionales de recogida y ejecución de la instrucción. Se pueden
descodificar hasta 3 instrucciones por ciclo de reloj. Estas instrucciones
descodificadas se colocan en un "buffer", que puede contener hasta 40
instrucciones, que se pueden ejecutar desde este "buffer" cuando
están disponibles sus operadores (a diferencia del orden de instrucciones). Se
pueden ejecutar hasta 4 por ciclos de reloj.
Supercanalización
El canal de la familia de
procesadores P6 consta de aproximadamente 12 fases frente a las 5 del procesador
Pentium y las 6 del procesador Pentium con tecnología MMX, lo que hace posible
que el procesador Pentium II obtenga una frecuencia aproximadamente un 50%
superior a la del procesador Pentium con la misma tecnología de fabricación.
El sofisticado mecanismo de predicción de bifurcación de dos niveles y de
formación adaptable de la arquitectura del procesador Pentium II es fundamental
para mantener la eficacia de la microarquitectura supercanalizada.
Arquitectura de bus doble
independiente (DIB)
Esta arquitectura consta de dos
buses diferentes que proceden del procesador Pentium II: el bus de caché L2 y
el bus de sistema (que se utiliza para solicitudes de E/S y memoria). La
velocidad del bus de caché L2 se escala con la frecuencia del procesador. En el
procesador Pentium II a 266 MHz, el bus de caché L2 funciona a 133 MHz, el
doble de la velocidad de los sistemas con procesador Pentium. El bus de sistema
para ambos procesadores funciona a 66 MHz. El resultado es que el procesador
Pentium II a 266 MHz triplica el ancho de banda máximo del bus del sistema de
procesador Pentium más rápido que sólo dispone de un bus ejecutándose a una
velocidad máxima de MHz. Además, como la velocidad de los accesos a la caché
L2 es uno de los factores más importantes a la hora de determinar el
rendimiento global, el rendimiento del sistema se escalará bien con frecuencias
de procesador más altas. A diferencia del bus de sistema del procesador
Pentium, el bus de sistema del Pentium II admite hasta 8 solicitudes de bus
pendientes (4 por procesador). Con esto se consigue un mayor paralelismo entre
los procesadores y la E/S, así como soporte para un escalado de rendimiento sin
problemas a un sistema de 2 procesadores. La señalización eléctrica GTL+ del
bus de sistema facilita su migración a frecuencias más altas a medida que se
introducen en el mercado tecnologías DRAM de rendimiento más elevado.
Tecnología Intel MMX de alto
rendimiento
La tecnología MMX de Intel es
una mejora importante de la arquitectura Intel que hace posible que los PC
ofrezcan prestaciones más sofisticadas multimedia y de comunicaciones. Esta
tecnología incluye 57 instrucciones orientadas a operaciones de gran
paralelismo con tipos de datos multimedia y de comunicaciones. Estas
instrucciones utilizan una técnica conocida como SIMD (instrucción
única, datos múltiples) para facilitar un rendimiento superior en informática
multimedia y de comunicaciones. Los procesadores Intel que incluyen tecnología
MMX son totalmente compatibles con las generaciones anteriores de arquitectura
Intel y con la base instalada de software. Para mejorar aún más el
rendimiento, el procesador Pentium II, al igual que el procesador Pentium con
tecnología MMX, puede ejecutar 2 instrucciones Intel MMX a la vez.
Combinación de escritura
Con la tecnología de
combinación de escritura (Write Combining) de la arquitectura P6 se puede
conseguir un rendimiento E/S en gráficos muy elevado. Esta característica
combina varias escrituras en una parte de la memoria (por ejemplo, en el
"buffer" de marcos para el controlador de vídeo) declarada como tipo
WC en una única operación de escritura de ráfaga, muy adecuada para el bus,
que se ve optimizado para las transferencias de ráfagas. El chipset combina
aún más estas escrituras, llevando a una elevada velocidad de E/S de
gráficos, lo que mejora aún más el rendimiento multimedia y hace posible un
vídeo con un movimiento más realista y además un rendimiento de gráficos
rápido y también realista.
Cachés
El procesador Pentium II tiene 32
K de caché L1 sin bloqueo, dividida en 16 K de caché de instrucciones y 16 K
de caché de datos. Cada caché se ejecuta en la frecuencia del procesador y
proporciona acceso rápido a los datos más utilizados. El procesador Pentium II tiene 512 K de caché L2 unificada para código y
datos, y sin bloqueo. Hay un bus de 64 bits dedicado para facilitar mayor
velocidad de transferencia de datos entre el procesador y la caché L2
. El canal de coma flotante admite formatos IEEE* 754 de 32 y 64 bits, así como
formato de 80 bits. La FPU tiene compatibilidad de código de objetos con las
FPU del procesador Pentium y del i486™. El bus GTL+ proporciona un soporte sin
problemas para dos procesadores y ofrece así una solución SMP rentable. Este
bus puede utilizarse para mejorar significativamente el rendimiento de las
aplicaciones y del sistema operativo en entornos multitarea o multilectura o
para comprobación de redundancia funcional.
Funciones de prueba y control del
rendimiento
Built-in Self Test (BIST)
proporciona cobertura única contra fallos integrada para el microcódigo y PLA
grandes, además de pruebas de caché de instrucciones, caché de datos,
Translation Lookaside Buffers (TLB) y ROM. Con el mecanismo de puerto de acceso
a pruebas estándar y la arquitectura de exploración de límites según la
norma IEEE 1149.1 puede probar el procesador Pentium II con una interfaz
estándar. Contadores internos de rendimiento para controlar el rendimiento y
contar los eventos.
Pentium III
El procesador Intel Pentium III,
el procesador de Intel más avanzado y potente para PC de sobremesa,
presenta varias funciones nuevas para un rendimiento, productividad y capacidad
de gestión máximos. Para los usuarios que
interactúan con Internet o que trabajan con aplicaciones multimedia
con muchos datos, las innovaciones más importantes son las extensiones "Streaming SIMD" del procesador Pentium III, 70 instrucciones nuevas que
incrementan notablemente el rendimiento y las posibilidades de las aplicaciones
3D, de tratamiento de imágenes, de vídeo, sonido y de reconocimiento de la
voz. Con toda la potencia necesaria para el software con capacidad para Internet
de la próxima generación, los procesadores Pentium III seguirán ofreciendo a
los usuarios de PC unas prestaciones excepcionales bien entrado el futuro.
El procesador Intel Pentium III
ofrece excelentes prestaciones para todo el software para PC y es totalmente
compatible con el software existente basado en la arquitectura Intel. El
procesador Pentium III a 500 y 450 MHz amplía aún más la potencia de proceso
al dejar margen para una mayor exigencia de rendimiento para funciones de
Internet, comunicaciones y medios comerciales. El software diseñado para el
procesador Pentium III libera todas las posibilidades multimedia del procesador,
incluido el vídeo de pantalla completa y movimiento pleno, gráficos realistas
y la posibilidad de disfrutar al máximo de Internet. Los sistemas basados en el
procesador Pentium III también incluyen las últimas funciones para simplificar
la gestión del sistema y reducir el coste total de propiedad para entornos de
empresas grandes y pequeñas. El procesador Pentium III ofrece un rendimiento
excepcional para las aplicaciones actuales y del futuro, así como la calidad,
fiabilidad y compatibilidad que puede esperarse de la primera empresa de
microprocesadores del mundo.
Los microprocesadores actuales se
utilizan para ejecutar una amplia gama de aplicaciones de software. En concreto,
la utilización de aplicaciones multimedia, 3D e Internet ha experimentado un
tremendo auge en los últimos años y se prevé que esta tendencia continúe en
el futuro, por lo que se debería considerar una amplia gama de programas de
prueba a la hora de evaluar el rendimiento del procesador y del sistema. Los
usuarios y compradores de PC deberían tener en cuenta los diferentes niveles de
rendimiento, incluida productividad, multimedia, 3D e Internet.
En determinados programas de
prueba 3D y multimedia, el procesador Pentium III ha demostrado ventajas
sustanciales en cuanto a rendimiento. En comparación con el procesador Pentium
II 450 MHz, por ejemplo, el procesador Pentium III 450 MHz muestra una mejora en
el rendimiento del 29% en MultimediaMark* 99 y del 74% en la prueba de
transformación e iluminación 3D de Winbench* 99. El aumento de rendimiento del
procesador Pentium III 500 MHz en estos programas de prueba 3D y multimedia es
incluso mayor, y ofrece el rendimiento en PC de sobremesa más alto de Intel en
productividad y aplicaciones de Internet.
Hoy en día hay muchos
desarrolladores trabajando en aplicaciones de próxima generación que elevarán
el rendimiento del procesador Pentium III a nuevas cotas. A medida que se
actualizan los programas de prueba que tengan en cuenta estas aplicaciones y los
programas de pruebas sintéticos hacen lo propio para aprovechar al máximo las
posibilidades del procesador Pentium III.
El procesador Intel Pentium III
ofrece nuevos niveles de rendimiento y productividad para las aplicaciones y
sistemas operativos actuales más exigentes. Este procesador incorpora funciones
avanzadas para sacar el máximo partido de la arquitectura de empresa "Wired
for Management" y del entorno de proceso constante que llevará la
productividad comercial a nuevas cotas en el nuevo milenio.
El procesador Pentium III
presenta las extensiones "Streaming SIMD" que incluyen 70 nuevas
instrucciones para acelerar el proceso y mejorar los resultados en las
aplicaciones existentes y las de próxima generación, incluidas aplicaciones
avanzadas de tratamiento de imágenes, sonido y vídeo 3D, acceso a la web,
reconocimiento de voz, nuevas interfaces de usuario y otras aplicaciones de
tecnología de vanguardia.
Basado en la tecnología avanzada
de proceso CMOS de 0,25 de Intel, el núcleo del procesador tiene más de 9,5
millones de transistores. Presentado a velocidades de 450 MHz y 500 MHz,
elprocesador Pentium III también incorpora funciones avanzadas como 32K de
caché de nivel 1 sin bloqueo y 512K de
caché de nivel 2 sin bloqueo para acceso rápido a datos de prioridad,
almacenamiento caché para un máximo de 4GB de espacio en memoria direccionable
y escalabilidad a sistemas de proceso dual con hasta 64GB de memoria física. Un
número de serie de procesador con comunicación automática proporciona a las
aplicaciones de seguridad, autenticación y
gestión del sistema una nueva y potente herramienta para identificar sistemas individuales.
Los procesadores Pentium III
están disponibles en el formato de encapsulado de contacto único 2 de Intel
(S.E.C.C.2) para disponibilidad de volúmenes grandes, mayor protección durante
el manejo y compatibilidad con los procesadores de alto rendimiento del futuro.
La compatibilidad con la plataforma 400BX AGPset de amplia utilización
garantiza también la compatibilidad con los sistemas existentes y un ciclo de
calificación corto para obtener el máximo rendimiento de la inversión.
Características del procesador Intel Pentum III
El procesador Pentium III es
totalmente compatible con toda una biblioteca de software para PC basado en
sistemas operativos tales como MS-DOS*, Windows* 3.1, Windows para Trabajo en
Grupo* 3.11, Windows* 98, Windows* 95, OS/2*, UnixWare*, SCO UNIX*, Windows* NT,
OPENSTEP*, y Sun Solaris*. Entre las características de arquitectura del
procesador Pentium III se incluyen:
Extensiones "Streaming
SIMD"
Las extensiones "Streaming
SIMD" constan de 70 nuevas instrucciones que incluyen: instrucciones
únicas, datos múltiples para coma flotante, instrucciones de enteros SIMD
adicionales e instrucciones para el control del almacenamiento caché. Entre las
tecnologías que se benefician de las extensiones "Streaming SIMD" se
incluyen las aplicaciones avanzadas de tratamiento de imágenes, sonido y
vídeo, y reconocimiento de la voz. Más concretamente:
-
Visualización y manipulación
de imágenes de mayor resolución y calidad.
-
Vídeo MPEG2 y sonido de alta
calidad, y codificación y decodificación MPEG2 simultáneas.
-
Menor utilización de la CPU
para aplicaciones de reconocimiento de voz, así como una
mayor precisión y tiempos de respuesta más rápidos.
Número de serie del
procesador Intel
El número de serie del
procesador, el primero de los módulos de montaje diseñados por Intel para la
seguridad del PC, actúa como número de serie electrónico para el procesador
y, por extensión, para su sistema y usuario, y sirve para que las redes y
aplicaciones identifiquen al usuario y al sistema. Este número de serie se
utilizará en aplicaciones que se beneficien de métodos más estrictos de
identificación de sistemas y usuarios como, por ejemplo, los iguientes:
-
Aplicaciones que utilicen
funciones de seguridad: acceso gestionado a nuevo contenido y servicios de
Internet, intercambio de documentos electrónicos.
-
Aplicaciones de gestión:
gestión de activos, carga y configuración remotas del sistema.
Tecnología de mejora de medios
Intel MMX
La tecnología Intel MMX se ha
diseñado como un conjunto de 57 instrucciones de enteros de uso general y
cuatro tipos de datos que se aplican fácilmente a las necesidades de una amplia
variedad de aplicaciones de comunicaciones y multimedia. Entre los aspectos
destacados de esta tecnología se incluyen:
-
Técnica de instrucción
única, datos múltiples (SIMD).
-
Ocho registros de tecnología
MMX de 64 bits.
-
Tecnología de ejecución
dinámica.
-
Predicción de bifurcación
múltiple: predice la ejecución del programa a través de varias
bifurcaciones lo que acelera el flujo de trabajo al procesador.
-
Análisis de flujo de datos:
crea una planificación reorganizada y optimizada de las instrucciones
mediante el análisis de las dependencias entre instrucciones.
-
Ejecución especulativa:
ejecuta las instrucciones de forma especulativa y, basándose en
esta planificación optimizada, garantiza la actividad constante de las unidades
de ejecución superescalar del procesador lo
que potencia al máximo el rendimiento global.
Funciones de prueba y control del
rendimiento
Built-in Self Test (BIST)
proporciona cobertura única contra fallos integrada para el microcódigo y
matrices lógicas grandes, además de pruebas de caché de instrucciones, caché
de datos, Translation Lookaside Buffers (TLB) y ROM. Con el mecanismo de puerto
de acceso a pruebas estándar y la arquitectura de exploración de límites
según la norma IEEE 1149.1 puede probar el procesador Pentium III y las
conexiones del sistema con una interfaz estándar.
Contadores internos de
rendimiento para controlar el rendimiento y contar los eventos. Incluye un diodo
integrado en el chip que puede utilizarse para controlar la temperatura del
chip. El sensor térmico situado en la placa madre puede controlar la
temperatura del chip del procesador Pentium III para la gestión térmica.
Otras funciones destacadas del
procesador Pentium III
El encapsulado S.E.C.C.2.,
diseñado por Intel, facilita la disponibilidad de volúmenes altos,
una mejor protección durante el manejo y un factor de forma común para compatibilidad
con futuros procesadores de alto rendimiento.
La arquitectura de doble bus
independiente (DIB) de alto rendimiento (bus del sistema y bus de caché)
proporciona un ancho de banda mayor, rendimiento y escalabilidad con futuras
tecnologías de sistemas.
El bus de sistema admite varias
transacciones para incrementar la disponibilidad del ancho
de banda. También proporciona un soporte sin problemas para dos procesadores,
lo que hace posible el multiproceso simétrico bidireccional de bajo coste
y proporciona un incremento significativo del rendimiento para sistemas operativos
multitarea y aplicaciones multilectura.
Una caché unificada, sin
bloqueo de dos niveles y 512K mejora las prestaciones al reducir
el tiempo medio de acceso a la memoria y al proporcionar acceso rápido a los últimos datos e instrucciones utilizados. El
rendimiento mejora mediante un bus caché de
64 bits dedicado. La velocidad de la caché L2 se escala con la frecuencia del núcleo del procesador. Este procesador también
incorpora cachés de nivel independientes y
de 16K, una para instrucciones y otra para datos.
Los procesadores Pentium III a
500 y 450 MHz admiten almacenamiento caché para un
máximo de 4 GB de espacio en memoria direccionable.
El procesador dispone de
funcionalidad de código de corrección de errores (ECC) en el bus
de caché de nivel 2 para aplicaciones en las que la intensidad y fiabilidad de
los datos es esencial.
La unidad de coma flotante
canalizada (FPU) admite los formatos de 32 y 64 bits especificados
en la norma IEEE 754 así como un formato de 80 bits.
Señales del bus de sistema de
solicitud y respuesta/dirección con protección de paridad
con un mecanismo de reintento para garantizar una elevada integridad y fiabilidad
de los datos. |
