Hay dos familias de transistores de efecto de campo: los JFET y los MOSFET.
Pese a que el concepto básico de los FET se conocía ya en 1930, estos
dispositivos sólo empezaron a fabricarse comercialmente a partir de la década de
los 60. Y a partir de los 80 los transistores de tipo MOSFET han alcanzado una
enorme popularidad. Comparados con los BJT, los transistores MOS ocupan menos
espacio, es decir, dentro de un circuito integrado puede incorporase un numero
mayor. Además su proceso de fabricación es también más simple. Además, existe un
gran número de funciones lógicas que pueden ser implementadas únicamente con
transistores MOS (sin resistencias ni diodos). Esto ha hecho del transistor MOS
el componente estrella de la electrónica digital.
TRANSISTOR DE EFECTO DE CAMPO DE UNION (JFET)
Un JFET de canal N se fabrica difundiendo una región de tipo P en un canal de
tipo N, tal y como se muestra en la Figura 1. A ambos lados del canal se
conectan los terminales de fuente (S, Source) y drenaje (D, Drain).
El tercer terminal se denomina puerta (G, Gate).
Figura 1: Esquema del transistor
JFET de canal N
Los símbolos de este tipo de dispositivos son:
Figura 2: Símbolos de los
transistores JFET
Las explicaciones incluidas en este capítulo se refieren fundamentalmente al
transistor NJFET, teniendo en cuenta que el principio de operación del PJFET es
análogo.
PRINCIPIO DE OPERACION DEL NJFET
A continuación se explica cómo se controla la corriente en un JFET. Al igual
que sucede con los transistores BJT el JFET tiene tres regiones de operación:
-
Región de corte
-
Región lineal
-
Región de saturación
Es preciso hacer notar que en este caso, la saturación alude a un fenómeno
completamente distinto al de los transistores BJT.
Región de corte
Centremos nuestra atención en la Figura 1. La zona de tipo P conectada a la
puerta forma un diodo con el canal, que es de tipo N. Como se recordará, cuando
se forma una unión PN aparecen en los bordes de la misma una zona de deplección
en la que no hay portadores de carga libres. La anchura de dicha zona depende de
la polarización aplicada. Si esta es inversa, la zona se hace más ancha,
proporcionalmente a la tensión aplicada. Aplicando una tensión VGS
negativa aumentamos la anchura de la zona de deplección, con lo que disminuye la
anchura del canal N de conducción.
Si el valor de VGS se hace lo suficientemente negativo, la
región de agotamiento se extenderá completamente a través del canal, con lo que
la resistencia del mismo se hará infinita y se impedirá el paso de ID
(Figura 3). El potencial al que sucede este fenómeno se denomina potencial
de bloqueo (Pinch Voltage, VP).
Figura 3: Esquema del transistor
JFET de canal N polarizado con la tensión de bloqueo
Por lo tanto, para valores más negativos que VP el
transistor NJFET se encuentra polarizado en la región de corte, y la
corriente de drenaje resulta ser nula.
Región lineal
Si en la estructura de la Figura 1 se aplica una tensión VDS
mayor que cero, aparecerá una corriente circulando en el sentido del drenaje a
la fuente, corriente que llamaremos ID. El valor de dicha
corriente estará limitado por la resistencia del canal N de conducción. En este
caso pueden distinguirse dos situaciones según sea VDS grande
o pequeña en comparación con VGS.
Valores pequeños del voltaje drenaje-fuente
La Figura 4 presenta la situación que se obtiene cuando se polariza la
unión GS con una tensión negativa, mientras que se aplica una tensión entre D y
S menor.
Figura 4: Esquema del transistor JFET de canal N polarizado con VGS < 0
Por el terminal de puerta (G) no circula más que la corriente de fuga del
diodo GS, que en una primera aproximación podemos considerar despreciable. La
corriente ID presenta una doble dependencia:
-
La corriente ID es directamente proporcional al valor de VDS
-
La anchura del canal es proporcional a la diferencia entre VGS
y VP. Como ID está limitada por la
resistencia del canal, cuanto mayor sea VGS - VP,
mayor será la anchura del canal, y mayor la corriente obtenida.
Los dos puntos anteriores se recogen en la siguiente expresión:
Por lo tanto, en la región lineal obtenemos una corriente directamente
proporcional a VGS y a VDS.
Valores altos del voltaje drenaje-fuente
Para valores de VDS comparables y superiores a VGS
la situación cambia con respecto al caso anterior: la resistencia del canal se
convierte en no lineal, y el JFET pierde su comportamiento óhmico. Veamos por
qué sucede esto.
Cuando se aplica un voltaje VDS al canal de 5 voltios, por
ejemplo, este se distribuye a lo largo del canal, es decir, en las proximidades
del terminal D la tensión será de 5 V, pero a medio camino la corriente
circulante habrá reducido su potencial a la mitad (2,5 V), y en el terminal S el
potencial será nulo. Por otra parte, si VGS es negativa (- 2
V, por ejemplo), la tensión se distribuirá uniformemente a lo largo de la zona
P, al no existir ninguna corriente (Figura 5). (NOTA: se desprecia la caída de
tensión en las zonas situadas por debajo de los contactos).
Figura 5: Esquema del transistor
JFET de canal N polarizado con VGS = -2 V y VDS
= 5 V
Sigamos adelante. En las proximidades del terminal S la tensión
inversa aplicada es de 2 V, que se corresponde con la VGS = -2
V. Sin embargo, conforme nos acercamos a D esta tensión aumenta: en la mitad del
canal es de 4,5 V, y en D alcanza 7 V. La polarización inversa
aplicada al canal no es constante, con lo que la anchura de la zona de
deplección tampoco lo será (Figura 6). Cuando VDS es
pequeña, esta diferencia de anchuras no afecta a la conducción en el canal, pero
cuando aumenta, la variación de la sección de conducción hace que la corriente
de drenaje sea una función no lineal de VDS, y que disminuya
con respecto a la obtenida sin tener en cuenta este efecto.
Figura 6: Esquema del transistor
JFET de canal N en la región de conducción no lineal
Región de saturación
Si VDS se incrementa más, se llegará a un punto donde el
espesor del canal en el extremo del drenaje se acerque a cero. A partir de ese
momento, la corriente se mantiene independiente de VDS, puesto
que los incrementos de tensión provocan un mayor estrechamiento del canal, con
lo que la resistencia global aumenta (Figura 7).
Figura 7: Esquema del transistor
JFET de canal N en la región de corriente constante
La región de saturación se da cuando se estrangula el canal en el
drenaje, lo que sucede cuando la tensión puerta-drenaje es más negativa que VP,
es decir:
VGD < VP => VGS - VDS
< VP => VDS > VGS - VP
Antes de seguir adelante, comparemos las figuras Figura 3 y Figura 7. En
el caso del bloqueo, todo el canal resulta afectado por la zona de deplección,
que es constante porque la tensión VGS se aplica uniformemente
a lo largo de la unión. En cambio, en la región de corriente constante sólo
parte del canal ha llegado al bloqueo (provocado por VDS, que
varía a lo largo del mismo), y es lo que permite la circulación de la corriente.
CURVAS CARACTERISTICAS
Son dos las curvas que se manejan habitualmente para caracterizar los
transistores JFET. En primer lugar, en la representación de ID
frente a VGS, para una VDS dada, se aprecia
claramente el paso de la región de corte a la de saturación (Figura 8). En la
práctica sólo se opera en el segundo cuadrante de la gráfica, puesto que el
primero la VGS positiva hace crecer rápidamente IG.
Figura 8: Característica VGS
- ID del transistor NJFET
En la característica VDS - ID del transistor
NJFET se observa la diferencia entre las regiones lineal y de saturación (Figura
9). En la región lineal, para una determinada VGS, la
corriente crece proporcionalmente a la tensión VDS. Sin
embargo, este crecimiento se atenúa hasta llegar a ser nulo: se alcanza el valor
de saturación, en donde ID sólo depende de VGS.
Figura 9: Característica VDS
- ID del transistor NJFET
Nótese que, según esta gráfica, la región de saturación del JFET se
identifica con la región activa normal de los transistores bipolares. Mientras
que en RAN la corriente de colector sólo depende de la de base, aquí la magnitud
de control es la tensión VGS. Por el contrario, si la
resistencia del JFET en la región lineal es muy pequeña puede encontrarse un
cierto paralelismo entre las regiones lineal de JFET y de saturación del BJT.
PARÁMETROS COMERCIALES
Se presenta a continuación algunas de las características de los transistores
JFET que ofrecen los fabricantes en las hojas de datos:
-
IDSS: Es la corriente de drenaje cuando el transistor
JFET se encuentra en configuración de fuente común y se cortocircuita la
puerta y la fuente (VGS=0). En la práctica marca la máxima
intensidad que puede circular por el transistor. Conviene tener en cuenta que
los transistores JFET presentan amplias dispersiones en este valor.
-
VP (Pinch-Off Voltage): es la tensión de
estrangulamiento del canal. Al igual que IDSS, presenta
fuertes dispersiones en su valor.
-
RDS(ON): Es el inverso de la pendiente de la curva ID/VDS
en la zona lineal. Este valor se mantiene constante hasta valores de VGD
cercanos a la tensión de estrangulamiento.
-
BVDS (Drain-Source Breakdown Voltage): es la
tensión de ruptura entre fuente y drenaje. Tensiones más altas que BVDS
provocan un fuerte incremento de ID.
-
BVGS (Gate-Source Breakdown Voltage): es la
tensión de ruptura de la unión entre la puerta y la fuente, que se encuentra
polarizada en inversa. Valores mayores de BVGS provocan una
conducción por avalancha de la unión.
MODELOS DEL TRANSISTOR NJFET
Análogamente a lo efectuado con el transistor bipolar se van a presentar dos
modelos para el JFET: uno para analizar el funcionamiento del transistor JFET
con señales continuas y otro para las señales alternas aplicadas sobre un punto
de operación de la región de saturación.
En primer lugar se presentan los modelos para las diferentes regiones de
operación, a saber, corte, saturación y zona lineal. A partir de las ecuaciones
dictadas por este modelo, se deducen posteriormente las expresiones necesarias
para el análisis de señales de alterna de pequeña amplitud.
Modelo estático ideal
Para el transistor NJFET, el modelo viene representado en la Figura 10. El
valor de ID depende de la región de funcionamiento del
transistor.
Figura 10: Esquema circuital del
modelo del transistor JFET
-
Región de corte: la condición de la región de corte es que el canal
esté completamente estrangulado en las proximidades de la fuente, lo que
sucede cuando la tensión puerta-fuente alcance la tensión de estrangulamiento
(VGS<VP). En este caso ID=0.
-
Región lineal: es la región en que se produce un incremento de la
intensidad ID al aumentar VDS. Este
incremento es lineal para bajos valores de VDS aunque la
linealidad se pierde cuando VDS se acerca a -VP.
Para trabajar en la región lineal se deben dar dos condiciones:
-
VGS > VP
-
VGD > VP VGS > VP + VDS
Estas condiciones equivalen a admitir que el canal de conducción no se
estrangula por la zona de deplección en inversa tanto en el extremo de drenaje
como en la fuente. El valor que toma la corriente ID es
-
Región de saturación: la región de saturación tiene lugar cuando la
tensión entre drenador y puerta alcanza la tensión de estrangulamiento. Para
que ello ocurra, el canal N, tiene que estar estrangulado en el extremo
cercano al drenaje, pero no en el extremo del canal cercano a la fuente.
Entonces, al igual que en el caso anterior, deben ocurrir dos condiciones:
-
VGS > VP
-
VGD < VP VGS < VP + VDS
En este caso la intensidad ID ya no depende de VDS,
siendo su expresión
Por lo general, en los transistores NJFET tanto VP como
VGS toman valores negativos, mientras que VDS e IDSS son positivos, tomando la dirección ID
tal y como aparece en el modelo.
Modelo para señales alternas
Para la deducción del mismo se consideran las siguientes hipótesis:
Expresiones generales
De entre las diversas opciones posibles, para la deducción del modelo se
escogen como variables independientes las tensiones VGS y VDS,
mientras que las dependientes son las corrientes IG e ID.
De este modo, las ecuaciones características del transistor vendrán dadas por
dos funciones f1 y f2 tales que:
Las tensiones y corrientes de un punto de polarización concreto vendrán dadas
por las expresiones anteriores:
Supongamos que sobre este punto de operación Q se añade una componente
alterna, caracterizada por un VGS y por un VDS.
Las oscilaciones de las corrientes pueden calcularse como:
A partir de este momento, para simplificar la notación se escribirán con
letra minúscula los incrementos de las variables. La expresión anterior admite
una representación matricial:
en donde los coeficientes yij se llaman parámetros
admitancia.
-
yis : Admitancia de entrada (-1)
-
yrs: Admitancia de transferencia inversa (-1)
-
yfs : Transconductancia (-1). Se suele nombrar
como gm
-
yos : Admitancia de salida (-1)
Cálculo de los parámetros
admitancia
Para el cálculo de los parámetros yij se van a emplear las
expresiones resultantes del modelo estático para la región de saturación.
-
Función f1 =>
-
Función f2 =>
 
 
La representación circuital de este modelo simplificado responde al mismo
esquema presentado en la Figura 10.
TRANSISTOR MOSFET
Las prestaciones del transistor MOSFET son similares a las del JFET, aunque
su principio de operación y su estructura interna son diferentes. Existen cuatro
tipos de transistores MOS:
-
Enriquecimiento de canal N
-
Enriquecimiento de canal P
-
Empobrecimiento de canal N
-
Empobrecimiento de canal P
Los símbolos son:
Figura 11: Transistores MOSFET
La característica constructiva común a todos los tipos de transistor MOS es
que el terminal de puerta (G) está formado por una estructura de tipo
Metal/Óxido/Semiconductor. El óxido es aislante, con lo que la corriente de
puerta es prácticamente nula, mucho menor que en los JFET. Por ello, los MOS se
emplean para tratar señales de muy baja potencia.
PRINCIPIO DE OPERACION
De entre todos los tipos de transistores MOS existentes se va a analizar el
principio de funcionamiento de dos de ellos: los NMOS de enriquecimiento y
empobrecimiento.
NMOS de enriquecimiento
En la Figura 12 se presenta el esquema de un MOS de canal N de
enriquecimiento.
Figura 12: Esquema del
transistor NMOS de enriquecimiento
Supongamos que se aplica una tensión VDS mayor que cero
mientras que VGS se mantiene en cero. Al aplicar una tensión
positiva a la zona N del drenaje, el diodo que forma éste con el sustrato P se
polarizará en inversa, con lo que no se permitirá el paso de corriente: el MOS
estará en corte.
Sigamos suponiendo, y pensemos ahora que aplicamos un potencial VGS
positivo, mientras mantenemos la VDS positiva también. La capa
de aislante de la puerta es muy delgada, tanto que permite al potencial positivo
aplicado repeler a los huecos y atraer a los electrones del material P. A mayor
potencial aplicado, mayor número de electrones será atraído, y mayor número de
huecos repelido. La consecuencia de este movimiento de cargas es que debajo del
terminal G se crea un canal negativo, de tipo N, que pone en contacto el drenaje
con la fuente. Por este canal puede circular una corriente. Recapitulando, por
encima de un valor positivo VGS = VTH se posibilita
la circulación de corriente ID (Figura 13). Nos encontramos
ante una región de conducción lineal.
Figura 13: Esquema del
transistor NMOS de enriquecimiento en conducción
Si el valor de VDS aumenta, la tensión efectiva sobre el
canal en las proximidades del drenaje (VGS - VDS)
va disminuyendo, con lo que el canal se estrecha en dicha zona, y se pierde la
linealidad en la relación ID - VDS. Finalmente se
llega a una situación de saturación similar a la que se obtiene en el caso del
JFET.
NMOS de empobrecimiento
En la Figura 14 se presenta el esquema de un MOS de canal N de
empobrecimiento.
Figura 14: Esquema del
transistor NMOS de empobrecimiento
En este caso el canal ya está creado. Por lo tanto, si con VGS
= 0 aplicamos una tensión VDS aparecerá una corriente de
drenaje ID. Para que el transistor pase al estado de corte
será necesario aplicar una tensión VGS menor que cero, que
expulse a los electrones del canal.
Figura 15: Esquema del transistor NMOS de empobrecimiento en
corte
También en este caso, la aplicación de una VDS mucho mayor
que VGS provoca una situación de corriente independiente de VDS.
CURVAS CARACTERÍSTICAS
Con los transistores MOS se manejan dos tipos de gráficas: la característica VGS - ID, con VDS constante, y la VDS - ID con VGS constante.
Transistor NMOS de enriquecimiento
Figura 16: Característica VGS
- ID del transistor NMOS de enriquecimiento
En la Figura 16 se pone de manifiesto cómo la intensidad ID
aumenta bruscamente cuando se supera la tensión umbral VTH (Threshold
Voltage) y se crea el canal. Es un componente idóneo para conmutación,
puesto que pasa de un estado de corte a uno de conducción a partir de un valor
de la señal de control. En los dispositivos con el terminal de puerta de
aluminio y el aislante de óxido de silicio, la tensión umbral está en torno a
los cinco voltios.
Figura 17: Característica VDS - ID
del transistor NMOS de enriquecimiento
La característica VDS - ID del transistor NMOS
de enriquecimiento es muy similar a la del JFET, pero los valores de VGS
cambian: en este caso la conducción se da para voltajes positivos por encima del
umbral.
Transistor NMOS de empobrecimiento
Figura 18: Característica VGS - ID
del transistor NMOS de enriquecimiento
El NMOS de empobrecimiento puede funcionar también como transistor de
enriquecimiento. Si la tensión VGS se hace positiva se
atraerán electrones al canal. Además, a diferencia de los JFET, la impedancia de
entrada continua siendo muy elevada.
Figura 19: Característica VDS - ID
del transistor NMOS de empobrecimiento
PARÁMETROS COMERCIALES
Los parámetros comerciales más importantes del transistor MOS son análogos a
los de los JFET presentados en el apartado 1.3.
MODELOS CIRCUITALES
Tal y como se ha visto, las curvas de funcionamiento de los transistores MOS
son similares a las de los JFET. Por ello, todos admiten una representación
circuital análoga.
Modelo estático de Schichman-Hodges
El modelo estático del transistor MOSFET se denomina modelo de Schichman-Hodges.
Es un modelo muy parecido al modelo de los transistores JFET, descrito
anteriormente. El circuito equivalente se compone de un interruptor abierto y
una fuente de intensidad (Figura 20) cuyo valor ID depende
de la región de funcionamiento del transistor.
Figura 20: Modelo de Schichman-Hodges
para el transistor FETMOS
Para el transistor NMOS de enriquecimiento las regiones de funcionamiento
son:
-
Región de corte
-
Condición VGS<VTH
-
Intensidad ID=0
-
Región lineal.
VGD < VTH VGS < VTH+VDS
-
Intensidad: 
Donde K es una constante que depende del material y de las dimensiones
del transistor
-
me es la
movilidad de los electrones, que depende del material y la temperatura
-
W, L son la anchura y la longitud del canal. Factores geométricos que
dependen del diseño del transistor.
-
C'OX es la capacidad por unidad de superficie del
condensador que forman el metal de la puerta con el canal. Depende fuertemente
del espesor del óxido de puerta.
-
Región de saturación
VGD > VTH VGS > VTH+VDS
-
Intensidad: 
Modelo para señales alternas
Para el caso en el que el transistor soporte señales alternas de pequeña
amplitud y baja frecuencia sobre un punto de polarización en región de
saturación, puede demostrarse de forma análoga a como se ha realizado para el
transistor JFET que la transconductancia gm se calcula a
través de la siguiente expresión
APLICACIONES DE LOS TRANSISTORES DE EFECTO DE CAMPO
Las aplicaciones generales de todos los FET son:
ELECTRONICA ANALOGICA
Para estas aplicaciones de emplean transistores preparados para conducir
grandes corrientes y soportar elevadas tensiones en estado de corte.
-
Resistencias variables de valor gobernable por tensión (variando la
anchura del canal).
-
Amplificadores de tensión, especialmente en la amplificación inicial de
señales de muy baja potencia.
-
Control de potencia eléctrica entregada a una carga.
En el caso de la amplificación los circuitos se diseñan para que el punto de
operación DC del MOS se encuentre en la región de saturación. De este modo se
logra una corriente de drenaje dependiente sólo de la tensión VGS.
ELECTRONICA DIGITAL
Los MOS se emplean a menudo en electrónica digital, debido a la capacidad de
trabajar entre dos estados diferenciados (corte y conducción) y a su bajo
consumo de potencia de control. Para esta aplicación se emplean dispositivos de
muy baja resistencia, de modo que idealmente pueda considerarse que:
EJERCICIOS
1.- La tensión VGS si se admite que el transistor está en
saturación.
2.- Si VIN = 5V, calcular cuanto vale VDS.
Datos del transistor: IDSS = 5mA; VP=
- 3V
1.- Indicar la región de funcionamiento del transistor.
2.- Calcular el punto de operación del transistor.
3.- Si se cambia la resistencia por otra de valor 1k, hallar el nuevo punto
de operación del transistor.
Datos del transistor: IDSS = 2mA; VP=
- 3V
Datos: IDSS=5mA VP=-4V
-
En el circuito de la figura, calcular la resistencia de entrada RIN
y la tensión de salida VOUT. Si se conecta una resistencia de 4.7k
a la salida del circuito, calcular la tensión de salida. Datos del transistor:
IDSS=8mA, VP=-10V
a) Calcúlese el valor de la corriente I que circula por esa carga si
el transistor se encuentra en la región de saturación.
b) Hallar la resistencia RL máxima que se puede alimentar
con la intensidad hallada mediante el circuito anterior
Si el transistor JFET de la figura es un transistor comercial 2N5486,
calcular entre qué valores se puede esperar que varíe la intensidad I
cuando el transistor trabaja en la región de saturación. Datos: Idss=10mA;
VP=-5V.
-
Con el transistor 2N5457 y otros componentes que crea necesarios, diseñe
una fuente de corriente constante de 0.2mA. ¿Cuál será la carga máxima que
puede alimentar la fuente de corriente?
-
En el circuito de la figura, calcular la tensión de salida si la tensión
de entrada es 3V. Considerar que el transistor trabaja en la región de
saturación. Datos adicionales: R=100K; E=15V
-
La tensión de entrada Vin es una tensión que varía muy
lentamente con el tiempo de manera que, se puede resolver el circuito mediante
un análisis en continua. Si E=10V e ID=1mA, calcular la relación
entre Vout y Vin. ¿Qué intensidad ID se debe
establecer en la fuente si se quiere que Vout=Vin? Datos
del transistor: IDSS=3mA VP=-5V
a) Calcular aproximadamente la potencia generada en la fuente de 8 Voltios en
los estados lógicos '1' y '0' de la entrada (10 V. y 0 V. Respectivamente).
b) ¿Qué misión tiene la resistencia de 15 k?.
Se denomina así por que emplea en el mismo circuito transistores NMOS y PMOS.
a) Explicar su funcionamiento y determinar qué tipo de puerta lógica es.
b) Comparar este circuito con el del anterior. ¿Qué ventajas presenta en
cuanto a consumo de potencia?.
¿Qué consumo de potencia hay en los estados lógico '1' y '0' de ambos
circuitos?
-
El circuito de la figura representa a un transistor actuando como un
interruptor. Cuando se polariza la puerta con una tensión de 15V, el
transistor deja pasar una corriente para alimentar la resistencia de carga. Al
polarizar con 0V la puerta, el transistor permanece en corte. Se pide:
a) Elegir un transistor MOS adecuado para realizar esta función.
b) Calcular aproximadamente la pérdida de potencia en el transistor si la
señal de entrada está comprendida entre 0 y 5V.
-
Un transistor NMOS de deplección tiene un VP=-2V y K=2mA/V2.
Calcular la VDS mínima para operar en la región de saturación si VGS=1V.
-
El transistor MOSFET de deplección de la figura tiene una K=4mA/V2
y VP=-2V. Calcular la tensión de la fuente
-
Se desea diseñar un circuito de alarma para un coche de manera que al
salir del coche con las luces encendidas, suene un zumbador. Para detectar la
apertura de la puerta se dispone de un sensor magnético entre la puerta y el
coche que se cierra con la puerta y da una señal de 0V. Al abrir la puerta, el
sensor da una señal de 5V. Por otro lado, se tiene un dispositivo que detecta
el paso de corriente en el circuito de iluminación. Se obtiene una señal de 5V
con las luces encendidas y de 0V con las luces apagadas. El zumbador tiene que
estar alimentado entre 1 y 16V y recibir una corriente de 30mA. Diseñe el
circuito con los transistores MOSFET necesarios.
|
